设计:pcb:pcb_checklist

差别

这里会显示出您选择的修订版和当前版本之间的差别。

到此差别页面的链接

--- 设计:pcb:pcb_checklist [2025/05/22 09:47] – [插件] hwwiki
+++ 设计:pcb:pcb_checklist [2025/12/29 14:09] (当前版本) – [高速、射频] hwwiki
@@ 行 103: / 行 103: @@
   * 根据结构图确定板厚；根据电路复杂程度，综合考虑成本和性能，选择PCB层数和阶数，并确认最终的叠层结构。
+  * 根据电路性能、外观、成本要求，选择合适的PCB板材以及表面处理工艺。
   * 确认PCB的最小线宽、线距、孔径等规则设置是否满足PCB加工厂的工艺要求，工艺要求高成本也高。
@@ 行 114: / 行 116: @@
   * 所有特性阻抗（单端如射频线，差分阻抗如USB、PCIe），均按叠层仿真确定了其线宽、线距等，并添加到规则中。推荐方案按顺序如下：
   - 如果PCB厂家有提供相应的工具，则按照其工具计算，仿真会更准确， 如[[https://tools.jlc.com/jlcTools/index.html#/impedanceCalculatenew|嘉立创阻抗计算神器]]。
-  - 工具Polar Si9000选用对应的模型计算。
+  - 工具Polar Si9000选用对应的模型计算，具体详见[[设计:pcb:pcb设计:start#阻抗|PCB设计#阻抗]]。
   - 简单的也可参考在线计算器[[设计:在线工具:start#pcb_印制电路板|PCB（印制电路板）》 走线阻抗计算器]]。
@@ 行 222: / 行 224: @@
   * 高速线不布在板边，避免EMC问题。
-  * 如果要给高速信号网络包地线保护，要有足够的距离（至少两倍于离参考平面的距离），避免因为包地导致新的信号完整性问题。如果间距不够，建议直接包地线。
+  * 如果要给高速信号网络包地线保护，要有足够的距离（至少两倍于离参考平面的距离），避免因为包地导致新的信号完整性问题。如果间距不够，建议不包地线。
   * 高速信号网络的via不易过多，一般除了BGA或者Connector处，其它区域不超过1个，最差不超过2个via，同时要优化via到比较合适的大小。
@@ 行 231: / 行 233: @@
   * {{:设计:pcb:pcb_checklist:pad_noref.png?400|}}
-  * 对于通孔焊盘如果其对应高速线比如USB，内层多余的焊盘去掉，减小寄生的电容，即所谓的无盘化设计，但此工艺会到只过孔机械可靠性和生产良率问题，非必要不采用。
+  * 对于通孔焊盘如果其对应高速线比如USB，内层多余的焊盘去掉，减小寄生的电容，即所谓的无盘化设计，但此工艺会影响过孔机械可靠性和生产良率问题，非必要不采用。
   * {{:设计:pcb:usb-thru-hole.png?600|}}

设计/pcb/pcb_checklist.1747878420.txt.gz · 最后更改: 2025/05/22 09:47 由 hwwiki