目录
PCB阻抗和耦合检查-基于Sigrity 2018
基于信号完整性考虑,检查PCB阻抗和其耦合串扰是否满足要求,是硬件工程师的必要工作。
对于有较多高速或信号线的PCB来说,手动检查费时费力效果也不好,非常容易漏掉一些关键点,有必要寻找一种自动检查的方法。
如下介绍基于仿真软件Sigrity的自动检查,其快速、准确,不仅降低了工程师的工作量,且改善了检查的结果,有利于PCB的优化。
1、PCB和Sigrity仿真工具准备
1)Allegro AD Sigrity等的PCB文件可直接用
2)PADS需先导出为asc文件,步骤如下(如果缺如下步骤,则导入Sigrity无地平面):
- 先设置“保存PCB文件时,保存所有覆铜数据”,
- 覆铜平面管理器,灌注覆铜(如果已灌注,则用填充覆铜),保存文件。
- 选择所有的属性,导出asc文件。
3)Sigrity软件下载地址
https://www.mr-wu.cn/cadence-orcad-allegro-resource-downloads/
2、打开Sigrity Power SI
3、载入PCB文件
4、设置叠层参数
5、设置 GND
6、选择并使能所需仿真的网络
7、设置差分对
1)软件自动设置,设置完成之后需要检查,设置错误的,需手动设置,选择对应网络,右键快捷菜单Classify > Not As Diff Pair。
2)软件未自动设置的差分对,需手动设置,选择两个网络,右键快捷菜单Classify > As Diff Pair
差分对左侧有括号标记,如下图ESW_TXVN_A_P0和ESW_TXVN_A_P0即为一对差分线。
8、设置ERC Simulation
9、Set up ERC Sim Options
10、Start ERC Sim
11、仿真结果查看
1)单端阻抗查看
点击Impedance Layout Overlay,网络即以颜色表示相应的阻抗值,鼠标放在对应网络上,即显示据图的阻抗值,右侧有不同阻抗对应的颜色,看颜色即可知其阻抗的变化。
2)差分阻抗查看
上方的工具栏选择Diff,其他和单端阻抗结果查看步骤一致
3)耦合结果点击Coupling Layout Overlay,查看步骤和阻抗查看一致
12、特殊说明
1)软件不能仿真上下邻层无参考层的走线,如下面这个走线,其走线区域是净空未铺GND铜
3)作为参考的电源和地无需在Net Manager中勾选。
4)可以Import另一文件的叠层文件,避免PCB修改之后,再仿真又需要重新设置一遍叠层。点击如下截图的Import,按操作提示导入即可。
5)网络设置无法复用,如差分对的设置,每次调入一个新的PCB(如修改之后的PCB),都需要重新设置一遍。如按如下截图所示的Import原spd文件的网络设置,则Sigrity会出现异常闪退,不清楚具体是什么原因。
参考文献
1、Sigrity软件文档:ERC Trace Check Tutorial
2、Sigrity软件文档:ERC Trace Check QandA
3、Sigrity软件文档:PowerSI User Guide
评论