设计:pcb:pcb设计:start
这是本文档旧的修订版!
PCB设计
设计流程(硬件工程师视角)
布局前提供资料
结构工程师:
- 板框图(标注结构件位置、禁布区等)、限高图,最好能提供3D图纸。
天线工程师:
- 确认天线净空区域、天线连接方式
硬件工程师:
- 原理图及网表
- 参考PCB、封装库,如果需新建封装,则提供规格书
- 布局说明文档,如PCB板叠层、阻抗要求、其他特殊注意事项等。
布局
PCB工程师:
- 按硬件工程师提供的资料布局,放置元器件,
- 评估布线,问题反馈给硬件和结构工程师,
- 输出布局PCB和结构文件(如dxf)。
结构工程师:
- 核对布局,如结构件位置是否准确,是否相关器件和结构件干涉等。
硬件工程师:
- 评审布局,并按PCB Checklist 布局核对,提出相关建议让PCB工程师更改。
布线
PCB工程师:
- 设定布线规则,连通布线,检查确认最终输出PCB文件及PCB结构文件(如dxf)。
结构工程师:
- 参考布局,核对布线完成之后结构的改动,另注意检查细节部分,特别是高器件是否和结构有干涉。
硬件工程师:
- 评审布线,并按PCB Checklist 布线核对,提出相关建议让PCB工程师更改。
输出资料
PCB工程师:
- 提供Gerber文件和制板说明,用于生产PCB
- 提供SMT相关资料,如位号文件、SMT贴片文件
结构工程师:
- 提供拼版文件(让PCB板厂拼版也行,但需要仔细核对)
硬件工程师:
- 检查PCB工程师提供的相关文件,并按PCB Checklist 投板资料&生产文件核对,提出相关建议让PCB工程师更改。
- 找SMT工厂确认拼版文件。
生产
硬件工程师:
- 提供“Gerber文件和制板说明”和“拼版文件”给PCB板厂生产
- 回复确认板厂提出的问题,必要时找PCB、结构工程师一起确认
- 提供位号图、SMT贴片文件(元器件坐标)给SMT工厂,用于制作贴片程序。
- 提供钢网文件(板厂提供)给SMT工厂,用于开钢网。
封装
阻抗
根据特定的叠层和板材,通过控制PCB的线宽、线距等来获得特定的阻抗,如单端50Ω、差分90Ω。
阻抗计算
阻抗计算首先需要选择对应的模型,常见的外层模型如下,左边两个为微带线,右边两个为共面线,两者的区别在于是否需要考虑走线层的地影响。
内层的模型如下,上面两个为带状线,下面两个为共面线,两者的区别在于是否需要考虑走线层的地影响。
业内常用的工具为Polar SI9000(下载地址吴川斌:PCB特征阻抗计算神器Polar SI9000安装及破解指南 2022 V22.03 版本更新),具体的使用说明见凡亿PCB:关于硬件设计中的线宽线距,老工程师想说的都在这里了......。
有些EDA工具如Cadence的Sigrity,可以仿真直接PCB的阻抗,使用说明见PCB阻抗和耦合检查-基于Sigrity 2018。新版本的Allegro 如17.4,可以直接调用阻抗仿真,使用则更方便。
各参数和阻抗之间的关系如下1):
- 线宽:阻抗线宽与阻抗值成反比,线宽越细,阻抗值越高
- 介电常数:介电常数与阻抗值成反比,介电常数越低,阻抗值越高
- 防焊厚度:防焊厚度与阻抗值成反比,防焊厚度越厚,阻抗值越低
- 铜厚度:面铜厚度与阻抗值成反比,铜厚越薄,阻抗值越高
- 线距:阻抗线距与阻抗值成正比,间距越大,阻抗值越高
- 介层厚度:介层厚度与阻抗值成正比,介层越厚,阻抗值越高
注意事项如下:
阻抗测试
PCB阻抗测试可采用TDR方法来测试,PCB板厂可提供用于测试的阻抗条,如下图。
TDR测试有如下两种方法:
- 示波器+TDR选件
- 网络分析仪+TDR选件
两者的优缺点详见:
设计/pcb/pcb设计/start.1751502362.txt.gz · 最后更改: 2025/07/03 08:26 由 hwwiki
评论