这是本文档旧的修订版！

SMI（MDC/MDIO）

SMI：串行管理接口（Serial Management Interface），通常直接被称为MDIO接口（Management Data Input/Output Interface）。其主要被应用于以太网的MAC和PHY层之间，用于MAC层器件通过读写寄存器来实现对PHY层器件的操作与管理。

常用标准

MDIO属于Ethernet 802.3标准的一部分：

早期版本参考802.3第22卷“Reconciliation Sublayer (RS) and Media Independent Interface (MII)”，

增强版本参考802.3第45卷“Management Data Input/Output (MDIO) Interface”。

卷22版本的MDIO接口最多支持连接32个MMD（PHY层设备），每个设备最多支持32个寄存器。

卷45版本的MDIO接口最多支持连接32个MMD，32个设备类型，每个设备最多支持64K个寄存器。

两者的帧结构也不同：

MDIO主机（即产生MDC时钟的设备）通常被称为STA（Station Management Entity），而MDIO从机通常被称为MMD（MDIO Management Device）。

通常STA都是MAC层器件的一部分，而MMD则是PHY层器件的一部分。

MDIO接口包括两条线，MDIO和MDC，其中MDIO是双向数据线，而MDC是由STA驱动的时钟线。。

MDC时钟的最高速率一般为2.5MHz（实际上最高速率有到25MHz），MDC也可以是非固定频率，甚至可以是非周期的。

MDIO接口只是会在MDC时钟的上升沿进行采样，而并不在意MDC时钟的频率（类似于I2C接口）。

MIDIO时序的要求每个芯片差异较大，具体以芯片规格书为准，示例如下：

协议802.3 建议MDIO进行下拉（下拉电阻建议为2k欧姆+5%），和上拉（上拉电阻建议为1.5k欧姆+5%），使得在TA时，MDIO处于中间态即Z状态。但不是每个芯片都有次要求，具体详见芯片规格书或其参考设计。MDC一般无上下拉的要求。

MDIO电平一般有1.8V和3.3V两种，MAC和PHY如果电平不同，则需要加电平转换电路。其时钟为MHz，三极管或MOS管的电平转换电路不满足此频率要求，需要用专门的转换芯片。TI提供的电平转换芯片见文档“ Voltage Translation Buying Guide”

MDC和MDIO推荐阻抗各控制50Ω，两者之间间距大于2倍线宽（两者不是差分线，间距不能太小，否则串扰大），一般无等长控制要求，满足时序要求即可。

MDC是时钟，注意和其他线隔离。