差别

这里会显示出您选择的修订版和当前版本之间的差别。

--- 设计:pcb:pcb阻抗和耦合检查-基于sigrity_2018 [2023/11/19 16:54] – hwwiki
+++ 设计:pcb:pcb阻抗和耦合检查-基于sigrity_2018 [2024/09/14 08:29] (当前版本) – [1、PCB和Sigrity仿真工具准备] hwwiki
@@ 行 8: / 行 8: @@
 ）Allegro AD Sigrity等的PCB文件可直接用
-）PADS需先导出为asc文件
+）PADS需先导出为asc文件，步骤如下（如果缺如下步骤，则导入Sigrity无地平面）：
+  - 先设置“保存PCB文件时，保存所有覆铜数据”，
+  - 覆铜平面管理器，灌注覆铜（如果已灌注，则用填充覆铜），保存文件。
+  - 选择所有的属性，导出asc文件。
+{{:设计:pcb:pcb阻抗和耦合检查-基于sigrity_2018:所有覆铜平面数据.png?600|}}
 ）Sigrity软件下载地址
@@ 行 17: / 行 23: @@
 {{:设计:pcb:pcb阻抗和耦合检查-基于sigrity_2018:open_sigrity_power_si.png?800|}}
-=====3、选择ERC-Trace Imp/Cpl/Ref Check > Load Layout File，载入1准备好的PCB文件=====
+=====3、载入PCB文件=====
+选择ERC-Trace Imp/Cpl/Ref Check > Load Layout File，载入1准备好的PCB文件 \\
 {{:设计:pcb:pcb阻抗和耦合检查-基于sigrity_2018:load_layout_file.png?800|}}
-=====4、设置叠层参数，为了阻抗准确，需设置top和bottom的阻抗层=====
+=====4、设置叠层参数=====
+为了阻抗准确，需设置top和bottom的阻焊层 \\
 {{:设计:pcb:pcb阻抗和耦合检查-基于sigrity_2018:check_stackup.png?800|}}
-=====5、设置参数 GND=====
+=====5、设置 GND=====
 右侧边栏Net Manager选择GND，右键快捷菜单Classify > As GroundNets \\
-{{:设计:pcb:pcb阻抗和耦合检查-基于sigrity_2018:set_gnd_net.png?800|}}
+{{:设计:pcb:pcb阻抗和耦合检查-基于sigrity_2018:set_gnd_net.png?600|}}
 =====6、选择并使能所需仿真的网络=====
 ）直接在Net Manager内选择 \\
 选择网络，右键快捷菜单Enable Selected Nets \\
-{{:设计:pcb:pcb阻抗和耦合检查-基于sigrity_2018:enable_selected_nets.png?800|}}
+{{:设计:pcb:pcb阻抗和耦合检查-基于sigrity_2018:enable_selected_nets.png?600|}}
 ）在Sigrity PCB内选择，对应trace右键快捷菜单Enable Net xxxxx \\
@@ 行 37: / 行 45: @@
 =====7、设置差分对=====
 ）软件自动设置，设置完成之后需要检查，设置错误的，需手动设置，选择对应网络，右键快捷菜单Classify > Not As Diff Pair。 \\
-{{:设计:pcb:pcb阻抗和耦合检查-基于sigrity_2018:set_diff_pair.png?800|}}
+{{:设计:pcb:pcb阻抗和耦合检查-基于sigrity_2018:set_diff_pair.png?600|}}
 ）软件未自动设置的差分对，需手动设置，选择两个网络，右键快捷菜单Classify > As Diff Pair \\
 差分对左侧有括号标记，如下图ESW_TXVN_A_P0和ESW_TXVN_A_P0即为一对差分线。 \\
-{{:设计:pcb:pcb阻抗和耦合检查-基于sigrity_2018:manual_set_diff_pair.png?800|}}
+{{:设计:pcb:pcb阻抗和耦合检查-基于sigrity_2018:manual_set_diff_pair.png?600|}}
-=====8、点击Enable ERC-TraceCheck Mode，点击Select: Run ERC Sim only=====
+=====8、设置ERC Simulation=====
+点击Enable ERC-TraceCheck Mode，点击Select: Run ERC Sim only \\
 {{:设计:pcb:pcb阻抗和耦合检查-基于sigrity_2018:tracecheck_mode.png?800|}}
-=====9、点击Set up ERC Sim Options设置仿真参数，点击Finish完成设置=====
+=====9、Set up ERC Sim Options=====
+点击Set up ERC Sim Options设置仿真参数，点击Finish完成设置 \\
 {{:设计:pcb:pcb阻抗和耦合检查-基于sigrity_2018:set_up_erc_sim_options.png?800|}}
-=====10、点击Start ERC Sim开始仿真=====
+=====10、Start ERC Sim=====
+点击Start ERC Sim开始仿真计算 \\
 {{:设计:pcb:pcb阻抗和耦合检查-基于sigrity_2018:start_erc_sim.png?800|}}
@@ 行 59: / 行 70: @@
 ）差分阻抗查看 \\
-上方的工具栏选择Diff，其他和单端阻抗结果查看步骤一致
+上方的工具栏选择Diff，其他和单端阻抗结果查看步骤一致 \\
 {{:设计:pcb:pcb阻抗和耦合检查-基于sigrity_2018:diff_impedance.png?800|}}
 ）耦合结果点击Coupling Layout Overlay，查看步骤和阻抗查看一致
-）如需查看详细信息，则可以点击Table项，如阻抗选择Impedance Summary Table，具体如下截图
+）如需查看详细信息，则可以点击Table项，如阻抗选择Impedance Summary Table，具体如下截图 \\
 {{:设计:pcb:pcb阻抗和耦合检查-基于sigrity_2018:impedance_summary_table.png?800|}}
 =====12、特殊说明=====
-）软件不能仿真上下邻层无参考层的走线，如下面这个走线，其走线区域是净空未铺GND铜
+）软件不能仿真上下邻层无参考层的走线，如下面这个走线，其走线区域是净空未铺GND铜 \\
 {{:设计:pcb:pcb阻抗和耦合检查-基于sigrity_2018:no_ref_gnd.png?800|}}
-）仿真不考虑器件焊盘的影响
+）仿真不考虑器件焊盘的影响 \\
 {{:设计:pcb:pcb阻抗和耦合检查-基于sigrity_2018:pad.png?600|}}
 ）作为参考的电源和地无需在Net Manager中勾选。
-）可以Import另一文件的叠层文件，避免PCB修改之后，再仿真又需要重新设置一遍叠层。点击如下截图的Import，按操作提示导入即可。
+）可以Import另一文件的叠层文件，避免PCB修改之后，再仿真又需要重新设置一遍叠层。点击如下截图的Import，按操作提示导入即可。 \\
 {{:设计:pcb:pcb阻抗和耦合检查-基于sigrity_2018:import_stack_up.png?800|}}
-）网络设置无法复用，如差分对的设置，每次调入一个新的PCB（如修改之后的PCB），都需要重新设置一遍。如按如下截图所示的Import原spd文件的网络设置，则Sigrity会出现异常闪退，不清楚具体是什么原因。
+）网络设置无法复用，如差分对的设置，每次调入一个新的PCB（如修改之后的PCB），都需要重新设置一遍。如按如下截图所示的Import原spd文件的网络设置，则Sigrity会出现异常闪退，不清楚具体是什么原因。 \\
-{{:设计:pcb:pcb阻抗和耦合检查-基于sigrity_2018:import_net_error.png?800|}}
+{{:设计:pcb:pcb阻抗和耦合检查-基于sigrity_2018:import_net_error.png?400|}}
-=====参考文献：=====
+=====参考文献=====
 、Sigrity软件文档：ERC Trace Check Tutorial \\
 、Sigrity软件文档：ERC Trace Check QandA \\