硬件Wiki

用户工具

站点工具

设计:pcb:pcb设计:start

差别

这里会显示出您选择的修订版和当前版本之间的差别。

到此差别页面的链接

两侧同时换到之前的修订记录前一修订版
后一修订版		前一修订版
设计:pcb:pcb设计:start [2025/07/15 08:56] – [表面贴装（SMD）] hwwiki设计:pcb:pcb设计:start [2025/08/04 09:16] (当前版本) – [PCB设计] hwwiki
行 1: 行 1:
 ====== PCB设计 ====== ====== PCB设计 ======
 +
 +PCB设计相关概念及要求推荐阅读如下资料：
 +
 +  * {{ :设计:pcb:pcb设计:emc_layout.pdf |}}
 +  * {{ :设计:pcb:pcb设计:pcb设计秘籍_adi.pdf |}}
 +  * {{ :设计:pcb:pcb设计:adi高速_混合_微弱信号布线指南_中文对照_.pdf |}}
  
 ===== 设计流程（硬件工程师视角） ===== ===== 设计流程（硬件工程师视角） =====
行 66: 行 72:
  
 IPC标准文档如下： IPC标准文档如下：
-  * 通用标准：{{ :设计:pcb:pcb设计:ipc-2221a_l_.pdf | ipc-2221A Generic Standard on Printed Board Design}} +  * 通用标准：[[https://pan.baidu.com/s/1e9Y-AXD6uOkpJWqwWp4n1g|ipc-2221A Generic Standard on Printed Board Design]] 
-  * 表面贴装：{{ :设计:pcb:pcb设计:ipc-7351b表贴元件焊盘设计规范.pdf |}} +  * 表面贴装：[[https://pan.baidu.com/s/1D4tZ1qE542TmU8KYJFyGFg|ipc-7351b表贴元件焊盘设计规范.pdf]] 
-  * 插件：{{ :设计:pcb:pcb设计:ipc-7251-generic-requirements-for-through-hole-design.pdf |}}+  * 插件：[[https://pan.baidu.com/s/1mK913v5q64NNLnaFVXoOBw|ipc-7251-generic-requirements-for-through-hole-design]] 
 + 
 +对于元器件外形尺寸的定义有两个常用标准JESD95-1和EIA-PDP-100，说明见[[https://www.jedec.org/standards-documents/focus/registered-outlines-jep95/about|JEDEC：About JEDEC Publication 95 (JEP95)]]
  
 常见封装设计缺陷见[[https://mp.weixin.qq.com/s/nNtbtyrzXHEl72tqu0lxQA|陶朱公：焊盘尺寸设计缺陷]] 常见封装设计缺陷见[[https://mp.weixin.qq.com/s/nNtbtyrzXHEl72tqu0lxQA|陶朱公：焊盘尺寸设计缺陷]]
行 74: 行 82:
 ==== 表面贴装（SMD） ==== ==== 表面贴装（SMD） ====
  
-IPC-7351把表贴封装分成三个等级，表贴元件的如下，从封装尺寸、可靠性或可生产性上排序为A>B>C，手机等小尺寸的产品一般选择C，工控板等一般选择A或者B。+[[设计:pcb:pcb设计:start#封装|IPC-7351]]把表贴封装分成三个等级，表贴元件的如下，从封装尺寸、可靠性或可生产性上排序为A>B>C，手机等小尺寸的产品一般选择C，工控板等一般选择A或者B。
   - 密度等级 A：最大焊盘伸出（Maximum (Most) Land Protrusion）   - 密度等级 A：最大焊盘伸出（Maximum (Most) Land Protrusion）
   - 密度等级 B：中等焊盘伸出（Median (Nominal) Land Protrusion）   - 密度等级 B：中等焊盘伸出（Median (Nominal) Land Protrusion）
行 83: 行 91:
 {{:设计:pcb:pcb设计:pcb_封装_3_种密度等级.png?400|}} {{:设计:pcb:pcb设计:pcb_封装_3_种密度等级.png?400|}}
  
-按IPC-7351B 3.1.5 Dimension and Tolerance Analysis，焊盘尺寸的计算公式如下[([[http://bgzdh.cnjournals.com/bgzdh/article/pdf/20190709|兵工自动化：基于 IPC-7351B 的表贴器件 PCB 封装设计]])]：+按[[设计:pcb:pcb设计:start#封装|IPC-7351B 3.1.5 Dimension and Tolerance Analysis]]，焊盘尺寸的计算公式如下[([[http://bgzdh.cnjournals.com/bgzdh/article/pdf/20190709|兵工自动化：基于 IPC-7351B 的表贴器件 PCB 封装设计]])]：
  
 $$ $$
行 97: 行 105:
 $$ $$
  
-上述公式中的参数定义见下图，图中未给出的参数说明如下，另对于不同的封装，J<sub>T</sub> J<sub>H</sub> J<sub>S</sub>详见IPC-7351B 3.1.5.1 Tolerance and Solder Joint Analysis：+上述公式中的参数定义见下图，图中未给出的参数说明如下，另对于不同的封装，J<sub>T</sub> J<sub>H</sub> J<sub>S</sub>详见[[设计:pcb:pcb设计:start#封装|IPC-7351B 3.1.5.1 Tolerance and Solder Joint Analysis]]：
   - C<sub>L</sub> 为L 的最大值与最小值的差值；   - C<sub>L</sub> 为L 的最大值与最小值的差值；
   - C<sub>S</sub>为S 的最大值与最小值的差值；   - C<sub>S</sub>为S 的最大值与最小值的差值；
行 106: 行 114:
 {{:设计:pcb:pcb设计:smd焊盘计算公式参数.png?800|}} {{:设计:pcb:pcb设计:smd焊盘计算公式参数.png?800|}}
  
-焊盘的命名规则见{{ :设计:pcb:pcb设计:ipc-7351b表贴元件焊盘设计规范.pdf | IPC-7351B：3.1.5.6 Padstack Naming Convention}}+焊盘的命名规则见[[设计:pcb:pcb设计:start#封装|IPC-7351B：3.1.5.6 Padstack Naming Convention]] 
 + 
 +封装的命名规则见[[设计:pcb:pcb设计:start#封装|IPC-7351B：3.1.5.5 Land Pattern Naming Convention]] 
 + 
 +以Allegro sot50p160x90-3n举例，下图包含封装的所有元素。 
 + 
 +{{:设计:pcb:pcb设计:all.png?250|}} 
 + 
 +其组成如下（如下图所示）: 
 +  - 焊盘封装(Pin)，包括Stack-up.Conductor.Pin.Top层、Stack-up.Non-Conductor.Pin.Soldermask_Top/Pastmask_Top，Pad在在三层的尺寸通常一致。 
 +  - 封装丝印层（Silkscreen），包括标记（pin1、正负极等）、本体形状、位号或Device TYPE等 
 +  - 封装组装层（Assembly），包括标记（pin1、正负极等）、本体形状、位号、元件值等 
 +  - 封装放置区域尺寸（Place_Bound_Top），即图中最外围的方框，此方框不允许放置任何其他元件。 
 +  - 其他：比如keepout keepin区域等 
 + 
 +{{:设计:pcb:pcb设计:footprint.png?900|}}
  
-封装的命名规则见{{ :设计:pcb:pcb设计:ipc-7351b表贴元件焊盘设计规范.pdf | IPC-7351B：3.1.5.5 Land Pattern Naming Convention}} 
 ==== 插件（Through hole） ==== ==== 插件（Through hole） ====
  
-相应的IPC-7251把插件封装分成三个等级。+相应的[[设计:pcb:pcb设计:start#封装|IPC-7251]]把插件封装分成三个等级。
   - Level A: Maximum Land/Lead to Hole Relationship   - Level A: Maximum Land/Lead to Hole Relationship
   - Level B: Nominal Land/Lead to Hole Relationship   - Level B: Nominal Land/Lead to Hole Relationship
   - Level C: Least Land/Lead to Hole Relationship   - Level C: Least Land/Lead to Hole Relationship
  
-IPC-2221A 9.1.1 Land Requirements给出了最小焊盘的计公式：+[[设计:pcb:pcb设计:start#封装 | IPC-2221A 9.1.1 Land Requirements]]给出了最小焊盘的计公式：
  
 Land size, minimum = a + 2b+ c Land size, minimum = a + 2b+ c
行 126: 行 148:
 {{:设计:pcb:pcb设计:p1_maximum_lead_diameter.png?400|}} {{:设计:pcb:pcb设计:p1_maximum_lead_diameter.png?400|}}
  
-Hole Diameter Factor一般Level A为0.25mm、B为0.2mm、C为0.15mm，详见IPC-7251 3.1.5.1 Tolerance and Solder Joint Analysis Table 3-1至3-9.+Hole Diameter Factor一般Level A为0.25mm、B为0.2mm、C为0.15mm，详见[[设计:pcb:pcb设计:start#封装 | IPC-7251 3.1.5.1 Tolerance and Solder Joint Analysis Table 3-1至3-9.]]
  
 b= Minimum annular ring requirements，如下表 b= Minimum annular ring requirements，如下表
行 141: 行 163:
 计算示例详见[[https://www.pcb-3d.com/wordpress/tutorials/how-to-calculate-pth-hole-and-pad-diameter-sizes-according-to-ipc-7251-ipc-2222-and-ipc-2221-standards/|PCB-3D：How to calculate PTH hole and pad diameter sizes according to IPC-7251, IPC-2222 and IPC-2221 standards?]] 计算示例详见[[https://www.pcb-3d.com/wordpress/tutorials/how-to-calculate-pth-hole-and-pad-diameter-sizes-according-to-ipc-7251-ipc-2222-and-ipc-2221-standards/|PCB-3D：How to calculate PTH hole and pad diameter sizes according to IPC-7251, IPC-2222 and IPC-2221 standards?]]
  
-焊盘的命名规则见{{ :设计:pcb:pcb设计:ipc-7251-generic-requirements-for-through-hole-design.pdf | IPC-7251 3.1.5.5 Pad Stack Naming Convention}}。+焊盘的命名规则见[[设计:pcb:pcb设计:start#封装 | IPC-7251 3.1.5.5 Pad Stack Naming Convention]] 
 + 
 +封装的命名规则见[[设计:pcb:pcb设计:start#封装 |  IPC-7251 3.1.5.6 Land Pattern Naming Convention]] 
 + 
 +插件封装除Pad和表面贴装器件不同外，其他类似，插件封装Pad以Allegro距离如下，和表面贴装的区别如下： 
 +  - 除TOP层外（图中BEGIN LAYER），还需要设置内层（DEFAULT INTERNAL）的BOT层（END LAYER）的焊盘 
 +  - 内层（DEFAULT INTERNAL）如果负片设计，则需要设置Thermal Relief（和铺铜如地连接）和Anti Pad（和铺铜如地无连接）焊盘；如果是正片设计，可以不设置Thermal Relief和Anti Pad。但按标准规定及为了焊盘通用，建议设置。 
 +  - 不需要设置钢网PASTMASK层 
 + 
 +{{:设计:pcb:pcb设计:throughholepad.png?600|}} 
 + 
 +==== 封装创建 ==== 
 + 
 +所有EDA工具都提供了手动创建封装的工具，除了手动创建之外，也还有其他两种方法： 
 +  - 寻找已有的封装，直接调用，网上有大量的库，但需仔细检查核对，详见：[[元器件:如何查找元器件eda库|如何查找元器件EDA库]]。 
 +  - 利用工具创建，自动或半自动创建，高效、准确。这些工具都可以导出常用EDA工具封装，推荐工具如下： 
 +  * OrCAD Library Builder，Cadence公司出品，说明及下载详见：[[https://www.mr-wu.cn/?s=orcad+library+builder|吴川斌：OrCAD Library Builder]] 
 +  * Footprint Exper，PCB Libraries 公司出品，说明及下载详见：[[https://www.mr-wu.cn/footprint-expert-25-calculator-free-download/|吴川斌：Footprint Expert 25 Calculator 元器件PCB封装建库神器分享 (更新到 25.05 版本)]] 
 +  * PADS® Land Pattern Creator：PADS Vx1.0以上自带工具，里面有大量的已有库，常用的元器件均可以由库中直接导出使用,下载见：[[https://www.mr-wu.cn/mentor-pads-resource-downloads/|吴川斌：Mentor PADS 相关软件资源下载分享]]。如果无现成的库，则可以用软件自带的计算器，按level A/B/C或自定义设置，设计封装，菜单如下图。 
 + 
 +{{:设计:pcb:pcb设计:lp-calculator.png?600|}} 
 + 
  
-封装的命名规则见{{ :设计:pcb:pcb设计:ipc-7251-generic-requirements-for-through-hole-design.pdf | IPC-7251 3.1.5.6 Land Pattern Naming Convention}}。 
  
  
行 198: 行 241:
   - [[https://zhuanlan.zhihu.com/p/655668884|是德科技：TDR是什么? 一文掌握TDR测量原理]]   - [[https://zhuanlan.zhihu.com/p/655668884|是德科技：TDR是什么? 一文掌握TDR测量原理]]
   - [[https://mp.weixin.qq.com/s?__biz=MzI0MjQwNDY3MA==&mid=2247497607&idx=1&sn=e3eed96f80d880b27c9753580e5bf896&chksm=e89522c8e63aceb50ea844b99211c969e6c6dc7eb56a66665cfef34a8f96664c0b4f0c5d0361#rd|君鉴科技：深入浅出谈TDR阻抗测试]]   - [[https://mp.weixin.qq.com/s?__biz=MzI0MjQwNDY3MA==&mid=2247497607&idx=1&sn=e3eed96f80d880b27c9753580e5bf896&chksm=e89522c8e63aceb50ea844b99211c969e6c6dc7eb56a66665cfef34a8f96664c0b4f0c5d0361#rd|君鉴科技：深入浅出谈TDR阻抗测试]]
 +
 +===== 其他 =====
 +
 +==== 覆铜 ====
 +
 +对于PCB上闲置的面积或者是地层，有如下两种覆铜方式，
 +  - 实心覆铜：所有闲置面积都是铜
 +  - 网格覆铜：每个小网格内无铜
 +
 +{{:设计:pcb:pcb设计:覆铜.png?600|}}
 +
 +从EMC、散热、信号完整性、PCB可靠性等考虑，优选实心覆铜，如果对称两个面（如TOP层放元件走线，BOT层为地层）的覆铜率差异过大，则需要考虑将覆铜率高（如BOT地层）的层用网格覆铜，避免覆铜率不同散热差异大导致PCB变形。
 +
 +实心覆铜和网格覆铜的具体差异详见[[https://mp.weixin.qq.com/s/-IKoMZFjwv1jfEUSxclS9g|硬十：PCB 覆铜]]。
 +
 +覆铜对于PCB可靠性影响见[[https://zhuanlan.zhihu.com/p/583203703|嘉立创：论空旷区铺铜的重要性]]
  
  
设计/pcb/pcb设计/start.1752540965.txt.gz · 最后更改: 2025/07/15 08:56 由 hwwiki