硬件Wiki

用户工具

站点工具

标准:pcie:start

差别

这里会显示出您选择的修订版和当前版本之间的差别。

到此差别页面的链接

两侧同时换到之前的修订记录前一修订版
后一修订版		前一修订版
标准:pcie:start [2024/12/10 19:05] – [测试] hwwiki标准:pcie:start [2025/08/13 19:10] (当前版本) – [版本差异] hwwiki
行 10: 行 10:
 =====版本差异===== =====版本差异=====
  
-PCIe 1.0至5.0，速率的提升依赖于时钟频率的成倍提升，但到了PCIe 6.0，时钟频率和5.0一致，速率提升主要是用了高阶的调制PAM4。+PCIe 1.0至5.0，速率的提升依赖于时钟频率的成倍提升，但到了PCIe 6.0，时钟频率和5.0一致，速率提升主要是用了高阶的调制PAM4（NRZ和PAM4的区别见[[https://mp.weixin.qq.com/s/iZvLrNDlfZIKDwnDiaKhBQ|是德科技：从比特到码元，物理层编码技术 NRZ 和 PAM4 是什么？]]）。
  
 ​各版本的具体差异见下表： ​各版本的具体差异见下表：
行 37: 行 37:
 |**Polarity Reversal**  |Allowed  | |**Polarity Reversal**  |Allowed  |
 |**Max Intra-Pair Skew**  |5 mils  | |**Max Intra-Pair Skew**  |5 mils  |
-|**Max Inter-Pair Skew**  |No Inter-pair specification  |+|**Max Inter-Pair Skew**  |No Inter-pair specification (不同LANE，同为TX或RX组间等长小于2.5mm)  |
 |**Trace Impedance**  |PCIe® Gen 1 and 2:100 Ω ±5% differential; 50 Ω ±5% single ended  | |**Trace Impedance**  |PCIe® Gen 1 and 2:100 Ω ±5% differential; 50 Ω ±5% single ended  |
 |:::|PCIe® Gen 3 and 4: 85 Ω ±5% differential; 42.5 Ω ±5% single ended  | |:::|PCIe® Gen 3 and 4: 85 Ω ±5% differential; 42.5 Ω ±5% single ended  |
行 58: 行 58:
 {{ :标准:pcie:how_to_ensure_interoperability_and_compliance_of_usb_type-c_cables_and_connectors.pdf | 互联测试：How to Ensure Interoperability and Compliance of USB Type-C Cables and Connectors}} \\ {{ :标准:pcie:how_to_ensure_interoperability_and_compliance_of_usb_type-c_cables_and_connectors.pdf | 互联测试：How to Ensure Interoperability and Compliance of USB Type-C Cables and Connectors}} \\
  
-测试视频：[[https://space.bilibili.com/1454963553/search/video?keyword=pcie|bilibili 测试测量加油站]]+**测试视频：**[[https://space.bilibili.com/1454963553/search/video?keyword=pcie|bilibili 测试测量加油站]]
 =====调试案例===== =====调试案例=====
  
标准/pcie/start.1733828721.txt.gz · 最后更改: 2024/12/10 19:05 由 hwwiki