标准:pcie:start
差别
这里会显示出您选择的修订版和当前版本之间的差别。
两侧同时换到之前的修订记录前一修订版后一修订版 | 前一修订版 | ||
标准:pcie:start [2024/06/30 09:47] – [测试] hwwiki | 标准:pcie:start [2024/12/20 09:06] (当前版本) – [设计要求] hwwiki | ||
---|---|---|---|
行 37: | 行 37: | ||
|**Polarity Reversal** | |**Polarity Reversal** | ||
|**Max Intra-Pair Skew** | |**Max Intra-Pair Skew** | ||
- | |**Max Inter-Pair Skew** | + | |**Max Inter-Pair Skew** |
|**Trace Impedance** | |**Trace Impedance** | ||
|:::|PCIe® Gen 3 and 4: 85 Ω ±5% differential; | |:::|PCIe® Gen 3 and 4: 85 Ω ±5% differential; | ||
行 58: | 行 58: | ||
{{ : | {{ : | ||
+ | **测试视频:**[[https:// | ||
=====调试案例===== | =====调试案例===== | ||
- | 1、[[https:// | + | |
- | 2、[[https:// | + | * [[https:// |
+ | |||
+ | * [[https:// | ||
+ | |||
+ | * 时钟问题:找不到PCIe EP,CLK差分信号串100Ω并1K(串并电阻会明显改变CLK的电压大小),改善CLK的波形后OK。 | ||
标准/pcie/start.1719712021.txt.gz · 最后更改: 2024/06/30 09:47 由 hwwiki