差别

这里会显示出您选择的修订版和当前版本之间的差别。

--- 标准:pcie:start [2024/02/20 08:59] – [拓扑结构] hwwiki
+++ 标准:pcie:start [2024/12/20 09:06] (当前版本) – [设计要求] hwwiki
@@ 行 4: / 行 4: @@
 =====常用标准=====
+如下标准包括了PCIe 1.0 ~ 6.0.
 [[https://pan.baidu.com/s/1j1Y_PI5xqXuJX19S8rvHKA|PCI Express® Base Specification Revision 6.0]]
 =====版本差异=====
+PCIe 1.0至5.0，速率的提升依赖于时钟频率的成倍提升，但到了PCIe 6.0，时钟频率和5.0一致，速率提升主要是用了高阶的调制PAM4。
+各版本的具体差异见下表：
 |  **Data Rate \\ 单向**                                                                                                                                                                                                                                                                                                                                                           |  **Unit \\ Interval**  |  **Modulation**  |  **Encoding**  |  **Effective Data Rate**  |  **Base Specification Revision**                                                         ||||||  **示波器要求\\ Tx 测试**                    ||
 | :::                                                                                                                                                                                                                                                                                                                                                                      | :::                    | :::              | :::            | :::                       |  **6.x**                          |  **5.x**  |  **4.x**  |  **3.0**  |  **2.0**  |  **1.0**  |  **带宽**                  |  **最小采样率**  |
@@ 行 18: / 行 25: @@
 =====设计要求=====
+下表来源于TI文档，对于差分阻抗，具体需要看所用芯片的要求，这里只是TI的要求。
 |  **Parameters of PCIe® Standard**  ||
 |**Parameter**  |**Value**  |
@@ 行 27: / 行 37: @@
 |**Polarity Reversal**  |Allowed  |
 |**Max Intra-Pair Skew**  |5 mils  |
-|**Max Inter-Pair Skew**  |No Inter-pair specification  |
+|**Max Inter-Pair Skew**  |No Inter-pair specification (不同LANE，同为TX或RX组间等长小于2.5mm)  |
 |**Trace Impedance**  |PCIe® Gen 1 and 2:100 Ω ±5% differential; 50 Ω ±5% single ended  |
 |:::|PCIe® Gen 3 and 4: 85 Ω ±5% differential; 42.5 Ω ±5% single ended  |
@@ 行 35: / 行 45: @@
 PCIe总线除了有Base Spec，还有关于PCIe卡的Spec（又称为CEM Spec，全称为PCI Express Card Electromechanical Specification）。PCIe On-Board连接的测试适用于Base Spec，而带有PCIe卡连接器的则适用CEM Spec[([[http://blog.chinaaet.com/justlxy/p/5100061925|PCIe扫盲——PCIe卡Spec（CEM）导读]])]。 \\
-测试软件有两种，一种是有PCI标准组织提供的免费软件PCI-SIG SigTest，另一种是各仪器厂家推出的付费软件如Keysight PCI Express software。以PCIe 4.0为例，两者的对比如下，PCI-SIG SigTest免费，但功能少[([[https://pan.baidu.com/s/12-Dsx-6STcLsmDNafl9dyg|d9040pcic_pci_express_4.0_gen4_electrical_compliance_software: Table 1]])] 。\\
+测试软件有两种，一种是由PCI标准组织提供的免费软件PCI-SIG SigTest，另一种是各仪器厂家推出的付费软件如Keysight PCI Express software。以PCIe 4.0为例，两者的对比如下，PCI-SIG SigTest免费，但功能少[([[https://pan.baidu.com/s/12-Dsx-6STcLsmDNafl9dyg|d9040pcic_pci_express_4.0_gen4_electrical_compliance_software: Table 1]])] 。\\
 {{:标准:pcie:comparison_of_capabilities_of_the_keysight_pci_express_electrical_test_software_and_the_pci-sig_sigtest_application.png?1000|}}
@@ 行 48: / 行 58: @@
 {{ :标准:pcie:how_to_ensure_interoperability_and_compliance_of_usb_type-c_cables_and_connectors.pdf | 互联测试：How to Ensure Interoperability and Compliance of USB Type-C Cables and Connectors}} \\
+**测试视频：**[[https://space.bilibili.com/1454963553/search/video?keyword=pcie|bilibili 测试测量加油站]]
 =====调试案例=====
-、[[https://mp.weixin.qq.com/s/5PYI67GrVgheqlrHONAbFQ|[案例]PCIE jitter测试问题分析以及解决方案]]\\
-、[[https://www.cnblogs.com/chengqi521/p/8651641.html|PCIE 调试过程记录]]
+  * [[https://mp.weixin.qq.com/s/5PYI67GrVgheqlrHONAbFQ|[案例]PCIE jitter测试问题分析以及解决方案]]\\
+  * [[https://www.cnblogs.com/chengqi521/p/8651641.html|PCIE 调试过程记录]]
+  * 时钟问题：找不到PCIe EP，CLK差分信号串100Ω并1K（串并电阻会明显改变CLK的电压大小），改善CLK的波形后OK。