硬件Wiki

用户工具

站点工具

标准:pcie:start

差别

这里会显示出您选择的修订版和当前版本之间的差别。

到此差别页面的链接

两侧同时换到之前的修订记录前一修订版
后一修订版		前一修订版
标准:pcie:start [2024/02/20 08:26] – [版本差异] hwwiki标准:pcie:start [2024/12/20 09:06] (当前版本) – [设计要求] hwwiki
行 3: 行 3:
 PCIe标准由PCIe-SIG组织负责，网站https://pcisig.com/，网站上的specification需要成为PCIe-SIG组织成员才能下载，普通用户无法下载。 PCIe标准由PCIe-SIG组织负责，网站https://pcisig.com/，网站上的specification需要成为PCIe-SIG组织成员才能下载，普通用户无法下载。
  
-常用标准如下：+=====常用标准===== 
 + 
 +如下标准包括了PCIe 1.0 ~ 6.0.
  
 [[https://pan.baidu.com/s/1j1Y_PI5xqXuJX19S8rvHKA|PCI Express® Base Specification Revision 6.0]] [[https://pan.baidu.com/s/1j1Y_PI5xqXuJX19S8rvHKA|PCI Express® Base Specification Revision 6.0]]
 =====版本差异===== =====版本差异=====
 +
 +PCIe 1.0至5.0，速率的提升依赖于时钟频率的成倍提升，但到了PCIe 6.0，时钟频率和5.0一致，速率提升主要是用了高阶的调制PAM4。
 +
 +​各版本的具体差异见下表：
 +
 |  **Data Rate \\ 单向**                                                                                                                                                                                                                                                                                                                                                           |  **Unit \\ Interval**  |  **Modulation**  |  **Encoding**  |  **Effective Data Rate**  |  **Base Specification Revision**                                                         ||||||  **示波器要求\\ Tx 测试**                    || |  **Data Rate \\ 单向**                                                                                                                                                                                                                                                                                                                                                           |  **Unit \\ Interval**  |  **Modulation**  |  **Encoding**  |  **Effective Data Rate**  |  **Base Specification Revision**                                                         ||||||  **示波器要求\\ Tx 测试**                    ||
 | :::                                                                                                                                                                                                                                                                                                                                                                      | :::                    | :::              | :::            | :::                       |  **6.x**                          |  **5.x**  |  **4.x**  |  **3.0**  |  **2.0**  |  **1.0**  |  **带宽**                  |  **最小采样率**  | | :::                                                                                                                                                                                                                                                                                                                                                                      | :::                    | :::              | :::            | :::                       |  **6.x**                          |  **5.x**  |  **4.x**  |  **3.0**  |  **2.0**  |  **1.0**  |  **带宽**                  |  **最小采样率**  |
行 18: 行 25:
  
 =====设计要求===== =====设计要求=====
 +
 +下表来源于TI文档，对于差分阻抗，具体需要看所用芯片的要求，这里只是TI的要求。
 +
 |  **Parameters of PCIe® Standard**  || |  **Parameters of PCIe® Standard**  ||
 |**Parameter**  |**Value**  | |**Parameter**  |**Value**  |
行 27: 行 37:
 |**Polarity Reversal**  |Allowed  | |**Polarity Reversal**  |Allowed  |
 |**Max Intra-Pair Skew**  |5 mils  | |**Max Intra-Pair Skew**  |5 mils  |
-|**Max Inter-Pair Skew**  |No Inter-pair specification  |+|**Max Inter-Pair Skew**  |No Inter-pair specification (不同LANE，同为TX或RX组间等长小于2.5mm)  |
 |**Trace Impedance**  |PCIe® Gen 1 and 2:100 Ω ±5% differential; 50 Ω ±5% single ended  | |**Trace Impedance**  |PCIe® Gen 1 and 2:100 Ω ±5% differential; 50 Ω ±5% single ended  |
 |:::|PCIe® Gen 3 and 4: 85 Ω ±5% differential; 42.5 Ω ±5% single ended  | |:::|PCIe® Gen 3 and 4: 85 Ω ±5% differential; 42.5 Ω ±5% single ended  |
行 35: 行 45:
 PCIe总线除了有Base Spec，还有关于PCIe卡的Spec（又称为CEM Spec，全称为PCI Express Card Electromechanical Specification）。PCIe On-Board连接的测试适用于Base Spec，而带有PCIe卡连接器的则适用CEM Spec[([[http://blog.chinaaet.com/justlxy/p/5100061925|PCIe扫盲——PCIe卡Spec（CEM）导读]])]。 \\ PCIe总线除了有Base Spec，还有关于PCIe卡的Spec（又称为CEM Spec，全称为PCI Express Card Electromechanical Specification）。PCIe On-Board连接的测试适用于Base Spec，而带有PCIe卡连接器的则适用CEM Spec[([[http://blog.chinaaet.com/justlxy/p/5100061925|PCIe扫盲——PCIe卡Spec（CEM）导读]])]。 \\
  
-测试软件有两种，一种是有PCI标准组织提供的免费软件PCI-SIG SigTest，另一种是各仪器厂家推出的付费软件如Keysight PCI Express software。以PCIe 4.0为例，两者的对比如下，PCI-SIG SigTest免费，但功能少[([[https://pan.baidu.com/s/12-Dsx-6STcLsmDNafl9dyg|d9040pcic_pci_express_4.0_gen4_electrical_compliance_software: Table 1]])] 。\\+测试软件有两种，一种是由PCI标准组织提供的免费软件PCI-SIG SigTest，另一种是各仪器厂家推出的付费软件如Keysight PCI Express software。以PCIe 4.0为例，两者的对比如下，PCI-SIG SigTest免费，但功能少[([[https://pan.baidu.com/s/12-Dsx-6STcLsmDNafl9dyg|d9040pcic_pci_express_4.0_gen4_electrical_compliance_software: Table 1]])] 。\\
  
 {{:标准:pcie:comparison_of_capabilities_of_the_keysight_pci_express_electrical_test_software_and_the_pci-sig_sigtest_application.png?1000|}} {{:标准:pcie:comparison_of_capabilities_of_the_keysight_pci_express_electrical_test_software_and_the_pci-sig_sigtest_application.png?1000|}}
行 48: 行 58:
 {{ :标准:pcie:how_to_ensure_interoperability_and_compliance_of_usb_type-c_cables_and_connectors.pdf | 互联测试：How to Ensure Interoperability and Compliance of USB Type-C Cables and Connectors}} \\ {{ :标准:pcie:how_to_ensure_interoperability_and_compliance_of_usb_type-c_cables_and_connectors.pdf | 互联测试：How to Ensure Interoperability and Compliance of USB Type-C Cables and Connectors}} \\
  
 +**测试视频：**[[https://space.bilibili.com/1454963553/search/video?keyword=pcie|bilibili 测试测量加油站]]
 =====调试案例===== =====调试案例=====
-1、[[https://mp.weixin.qq.com/s/5PYI67GrVgheqlrHONAbFQ|[案例]PCIE jitter测试问题分析以及解决方案]]\\ + 
-2、[[https://www.cnblogs.com/chengqi521/p/8651641.html|PCIE 调试过程记录]]+  * [[https://mp.weixin.qq.com/s/5PYI67GrVgheqlrHONAbFQ|[案例]PCIE jitter测试问题分析以及解决方案]]\\ 
 + 
 +  * [[https://www.cnblogs.com/chengqi521/p/8651641.html|PCIE 调试过程记录]] 
 + 
 +  * 时钟问题：找不到PCIe EP，CLK差分信号串100Ω并1K（串并电阻会明显改变CLK的电压大小），改善CLK的波形后OK。
  
  
行 59: 行 74:
  
 ====拓扑结构==== ====拓扑结构====
-结构中有三个角色，RC（Root Complex）、EP（EndPoint）和Swtich，三者之间的关系如下图[(PCI Express® Base Specification Revision 6.0: Figure 1-2 Example PCI Express Topology)]。RC相当于主设备，EP相当于从设备。 \\+结构中有三个角色，RC（Root Complex）、EP（EndPoint）和Swtich，三者之间的关系如下图[([[#常用标准|PCI Express® Base Specification Revision 6.0: Figure 1-2 Example PCI Express Topology]])]。RC相当于主设备，EP相当于从设备。 \\
 {{:标准:pcie:pcie_topology.png?800|}} {{:标准:pcie:pcie_topology.png?800|}}
- 
 ====Lane==== ====Lane====
  
行 86: 行 100:
 参考时钟REFCLK是一种类LVDS信号（即Low Voltage Swing，Differential Clocks），时钟频率为100MHz，Gen1~4精度为±300ppm，Gen5为±100ppm。注意其和Data的时钟不同，其是固定的100MHz，而Data的时钟则是由CDR（Clock Data Recovery）电路直接从Data波形中恢复出来的，CDR电路需要此参考时钟。[([[http://blog.chinaaet.com/justlxy/p/5100061925|PCIe扫盲——PCIe卡Spec（CEM）导读]])] [([[http://blog.chinaaet.com/justlxy/p/5100052786|SerDes扫盲]])]。\\ 参考时钟REFCLK是一种类LVDS信号（即Low Voltage Swing，Differential Clocks），时钟频率为100MHz，Gen1~4精度为±300ppm，Gen5为±100ppm。注意其和Data的时钟不同，其是固定的100MHz，而Data的时钟则是由CDR（Clock Data Recovery）电路直接从Data波形中恢复出来的，CDR电路需要此参考时钟。[([[http://blog.chinaaet.com/justlxy/p/5100061925|PCIe扫盲——PCIe卡Spec（CEM）导读]])] [([[http://blog.chinaaet.com/justlxy/p/5100052786|SerDes扫盲]])]。\\
  
-REFCLK的电平如下图[({{ :标准:pcie:ncb-pci_express_base_6.0.pdf | Figure 8-81 Single-Ended Measurement Points for Absolute Cross Point and Swing}})]： \\+REFCLK的电平如下图[(PCI Express® Base Specification Revision 6.0: Figure 8-81 Single-Ended Measurement Points for Absolute Cross Point and Swing)]： \\
 {{:标准:pcie:figure_8-81_single-ended_measurement_points_for_absolute_cross_point_and_swing.png?800|}} {{:标准:pcie:figure_8-81_single-ended_measurement_points_for_absolute_cross_point_and_swing.png?800|}}
  
行 99: 行 113:
 收发双方用独立的时钟，PCIe spec强烈不推荐，不建议使用。\\ 收发双方用独立的时钟，PCIe spec强烈不推荐，不建议使用。\\
  
-REFCLK标准参考{{ :标准:pcie:ncb-pci_express_base_6.0.pdf | PCI Express® Base Specification Revision 6.0 : 8.6 Refclk Specifications}}+REFCLK标准参考"PCI Express® Base Specification Revision 6.0 : 8.6 Refclk Specifications"。
 ====中断==== ====中断====
 有以下两种[([[http://blog.chinaaet.com/justlxy/p/5100057840|两种中断传递方式]])]，PCIe RC和对应的EP中断需要能支持相同的中断，否则有些功能会实现不了。\\ 有以下两种[([[http://blog.chinaaet.com/justlxy/p/5100057840|两种中断传递方式]])]，PCIe RC和对应的EP中断需要能支持相同的中断，否则有些功能会实现不了。\\
标准/pcie/start.1708388793.txt.gz · 最后更改: 2024/02/20 08:26 由 hwwiki