标准:ethernet:mdio:start
差别
这里会显示出您选择的修订版和当前版本之间的差别。
两侧同时换到之前的修订记录前一修订版后一修订版 | 前一修订版 | ||
标准:ethernet:mdio:start [2024/12/13 17:10] – [PCB设计] hwwiki | 标准:ethernet:mdio:start [2024/12/26 08:26] (当前版本) – [原理图设计] hwwiki | ||
---|---|---|---|
行 37: | 行 37: | ||
===== Electrical Characteristics ===== | ===== Electrical Characteristics ===== | ||
- | MIDIO时序的要求每个芯片差异较大,具体以芯片规格书为准,示例如下: | + | [[https:// |
+ | |||
+ | {{: | ||
+ | |||
+ | 除了满足协议的要求外,MIDIO时序的要求各芯片差异较大,具体以芯片规格书为准,示例如下: | ||
+ | |||
+ | 图中的MDIO(Output)指Sourced by STA(MAC),MDIO(Input)指Sourced by MMD(PHY)。 | ||
{{: | {{: | ||
行 43: | 行 49: | ||
===== 原理图设计 ===== | ===== 原理图设计 ===== | ||
- | 协议802.3 建议MDIO进行下拉(下拉电阻建议为2k欧姆+5%),和上拉(上拉电阻建议为1.5k欧姆+5%),使得在TA时,MDIO处于中间态即Z状态。但不是每个芯片都有次要求,具体详见芯片规格书或其参考设计。MDC一般无上下拉的要求。 | + | - **上下拉电阻**:协议802.3 建议MDIO进行下拉(下拉电阻建议为2k欧姆+5%),和上拉(上拉电阻建议为1.5k欧姆+5%),使得在TA时,MDIO处于中间态即Z状态。但不是每个芯片都有次要求,具体详见芯片规格书或其参考设计。MDC一般无上下拉的要求。 |
- | + | - **电平转换**:MDIO电平一般有1.8V和3.3V两种,MAC和PHY如果电平不同,则需要加电平转换电路。其时钟为MHz,三极管或MOS管的电平转换电路不满足此频率要求,需要用专门的转换芯片。TI提供的电平转换芯片见文档“{{ : | |
- | MDIO电平一般有1.8V和3.3V两种,MAC和PHY如果电平不同,则需要加电平转换电路。其时钟为MHz,三极管或MOS管的电平转换电路不满足此频率要求,需要用专门的转换芯片。TI提供的电平转换芯片见文档“{{ : | + | - **地址**:如果同一总线上挂载了多个设备,则各设备的地址应不同。 |
行 53: | 行 59: | ||
===== PCB设计 ===== | ===== PCB设计 ===== | ||
- | - 阻抗:MDC和MDIO单端阻抗50Ω; | + | - **阻抗**:MDC和MDIO单端阻抗50Ω; |
- | - 间距:两倍线宽(两者不是差分线,间距不能太小,否则串扰大) | + | - **间距**:两倍线宽(两者不是差分线,间距不能太小,否则串扰大) |
- | - 等长:无严格等长要求,推荐±2mm。 | + | - **等长**:无严格等长要求,推荐±2mm。 |
===== 参考文献 ===== | ===== 参考文献 ===== | ||
- | [[https:// | + | - [[https:// |
- | + | | |
- | {{ : | + |
标准/ethernet/mdio/start.1734081012.txt.gz · 最后更改: 2024/12/13 17:10 由 hwwiki