差别

这里会显示出您选择的修订版和当前版本之间的差别。

--- 标准:ethernet:mdio:start [2024/12/12 12:04] – hwwiki
+++ 标准:ethernet:mdio:start [2024/12/26 08:26] (当前版本) – [原理图设计] hwwiki
@@ 行 1: / 行 1: @@
 ====== SMI（MDC/MDIO） ======
-MI：串行管理接口（Serial Management Interface），通常直接被称为MDIO接口（Management Data Input/Output Interface）。其主要被应用于以太网的MAC和PHY层之间，用于MAC层器件通过读写寄存器来实现对PHY层器件的操作与管理。
+SMI：串行管理接口（Serial Management Interface），通常直接被称为MDIO接口（Management Data Input/Output Interface）。其主要被应用于以太网的MAC和PHY层之间，用于MAC层器件通过读写寄存器来实现对PHY层器件的操作与管理。
 ===== 常用标准 =====
@@ 行 7: / 行 7: @@
 MDIO属于Ethernet 802.3标准的一部分：
-早期版本参考[[标准:ethernet:start#常用标准|802.3]]第22章“Reconciliation Sublayer (RS) and Media Independent Interface (MII)”，
+早期版本参考[[标准:ethernet:start#常用标准|802.3]]第22卷“Reconciliation Sublayer (RS) and Media Independent Interface (MII)”，
-增强版本参考[[标准:ethernet:start#常用标准|802.3]]第45章“Management Data Input/Output (MDIO) Interface”。
+增强版本参考[[标准:ethernet:start#常用标准|802.3]]第45卷“Management Data Input/Output (MDIO) Interface”。
 ===== 版本差异 =====
@@ 行 17: / 行 17: @@
 卷45版本的MDIO接口最多支持连接32个MMD，32个设备类型，每个设备最多支持64K个寄存器。
+两者的帧结构也不同：
+  * 卷22的详见[[标准:ethernet:start#常用标准|802.3]] 22.2.4.5 Management frame structure
+  * 卷45的详见[[标准:ethernet:start#常用标准|802.3]] 45.3 Management frame structure
+===== 系统架构 =====
+MDIO主机（即产生MDC时钟的设备）通常被称为STA（Station Management Entity），而MDIO从机通常被称为MMD（MDIO Management Device）。
+通常STA都是MAC层器件的一部分，而MMD则是PHY层器件的一部分。
+{{:标准:ethernet:mdio:figure_45_1_dte_and_mmd_devices.png?600|}}
+MDIO接口包括两条线，MDIO和MDC，其中MDIO是双向数据线，而MDC是由STA驱动的时钟线。。
+MDC时钟的最高速率一般为2.5MHz（实际上最高速率有到25MHz），MDC也可以是非固定频率，甚至可以是非周期的。
+MDIO接口只是会在MDC时钟的上升沿进行采样，而并不在意MDC时钟的频率（类似于I2C接口）。
+===== Electrical Characteristics =====
+[[https://pan.baidu.com/s/1l85JIkK0asD6NAqfN7V4ig |802.3]] 45.4.2或22.3.4定义的时序要求如下：
+{{:标准:ethernet:mdio:mdio_time.png?600|}}
+除了满足协议的要求外，MIDIO时序的要求各芯片差异较大，具体以芯片规格书为准，示例如下：
+图中的MDIO（Output）指Sourced by STA（MAC），MDIO（Input）指Sourced by MMD（PHY）。
+{{:标准:ethernet:mdio:mdc-mdio_timing.png?600|}}
+===== 原理图设计 =====
+  - **上下拉电阻**：协议802.3 建议MDIO进行下拉（下拉电阻建议为2k欧姆+5%），和上拉（上拉电阻建议为1.5k欧姆+5%），使得在TA时，MDIO处于中间态即Z状态。但不是每个芯片都有次要求，具体详见芯片规格书或其参考设计。MDC一般无上下拉的要求。
+  - **电平转换**：MDIO电平一般有1.8V和3.3V两种，MAC和PHY如果电平不同，则需要加电平转换电路。其时钟为MHz，三极管或MOS管的电平转换电路不满足此频率要求，需要用专门的转换芯片。TI提供的电平转换芯片见文档“{{ :元器件:ic:logic:translators_level-shifters:ti_voltage_translation_buying_guide.pdf | Voltage Translation Buying Guide}}”
+  - **地址**：如果同一总线上挂载了多个设备，则各设备的地址应不同。
+===== PCB设计 =====
+  - **阻抗**：MDC和MDIO单端阻抗50Ω；
+  - **间距**：两倍线宽（两者不是差分线，间距不能太小，否则串扰大）
+  - **等长**：无严格等长要求，推荐±2mm。
+===== 参考文献 =====
+  - [[https://blog.chinaaet.com/justlxy/p/5100064818|以太网扫盲——SMI（MDC/MDIO）介绍]]
+  - {{ :标准:ethernet:mdio:mdiomasterandslavecontrollersdocumentation.pdf | Lattice, RD1194, MDIO Master and Slave Controllers User Guide}}